Files
IC-Coder-Plugin/README.md
2026-01-13 22:17:46 +08:00

64 lines
3.1 KiB
Markdown
Raw Blame History

This file contains ambiguous Unicode characters

This file contains Unicode characters that might be confused with other characters. If you think that this is intentional, you can safely ignore this warning. Use the Escape button to reveal them.

## 什么是 IC Coder
**IC Coder** 是一款 **专注于真实 FPGA 研发的 Verilog 智能体编程平台**。我们立志于用 AI 重塑 FPGA 研发效率,让 FPGA 开发者们,都能享受到 AI 发展所带来的科技福利!目标成为全球最好用的 **LLM 生成 Verilog**的平台!
从 WEB 端到插件端IC Coder 智能体架构完成了**全新升级**,采用当前主流的**层级架构**设计,这种高内聚、低耦合的架构特性,不仅支持更多功能扩展,更预留了充足的迭代空间。当前,插件端拥有了调用本地工具的能力,不再是单纯代码生成的智能体,升级为拥有**语法校验、波形逻辑检查**等工具的**全流程 Verilog 编程智能体平台**,给用户带来更沉浸的**Vibe Verilog Coding**体验。
## 输入需求 对话补充需求
**无需**输入完整需求,放心交给智能体补充完善。
![输入需求 对话补充需求 1](media/description/输入需求-对话补充需求-1.png)
![输入需求 对话补充需求 2](media/description/输入需求-对话补充需求-2.png)
![输入需求 对话补充需求 3](media/description/输入需求-对话补充需求-3.png)
## Plan 模型下确认设计文档
**确定**好用户需求以及相关参数后,整理并输出一份 FPGA 开发**设计文档**。Plan 模式下用户可以**进一步**与 IC Coder 沟通需求,或**直接修改**设计文档。
![Plan模型下确认设计文档 1](media/description/Plan模型下确认设计文档1.png)
![Plan模型下确认设计文档 2](media/description/Plan模型下确认设计文档2.png)
## 自动搭建电路架构
根据需求自动搭建电路架构,并将电路信号关系结构化
![自动搭建电路架构](media/description/自动搭建电路架构.png)
## 自动仿真
自主搭建 Testbench 仿真平台,自动运行仿真生成波形
![自动仿真 1](media/description/自动仿真1.png)
![自动仿真 2](media/description/自动仿真2.png)
![自动仿真 3](media/description/自动仿真3.png)
## 实时跟随
实时展示全流程执行细节,与智能体协同随时反馈,让 AI 开发更清晰、高效
![实时跟随 1](media/description/实时跟随1.png)
![实时跟随 2](media/description/实时跟随2.png)
![实时跟随 3](media/description/实时跟随3.png)
![实时跟随 4](media/description/实时跟随4.png)
## VCD 波形解析
自动解析 VCD 波形文件,自动根据需求,检查是否存在逻辑错误
## 自主代码迭代
根据波形解析结果,自动对代码进行优化,然后重新仿真并解析波形,如此迭代,直到仿真无误
## 多层次安全保障
默认本地存储与云端即时加密保障隐私,真正做到了代码全链路加密传输、云端零存储
## 反馈
无论是想与我们深入交流还是遇到任何问题,欢迎您[进入社区]([IC Coder](https://iccoder.com:888/community))与我们联系
## 服务条款和隐私协议
请阅读我们的[服务条款]([IC Coder](https://iccoder.com:888/guides/legal/terms-of-service))和[隐私协议]([IC Coder](https://iccoder.com:888/guides/legal/privacy-policy))了解更多细节。