docs: 完善 Vivado 联动文档

- 添加后端工具调用控制前端的详细说明
   - 新增 mode 参数（batch/gui）支持批处理和图形界面模式
   - 补充参数询问流程和验证规则
   - 添加完整实现示例：生成比特流和布局布线
   - 更新所有调用示例包含必需参数

docs/EDA联动功能需求文档.md

@@ -217,34 +217,58 @@ write_checkpoint -force counter_synth.dcp
 ```json
 {
   "name": "runVivado",
-  "description": "调用 Vivado 执行综合、实现或生成比特流",
+  "description": "调用 Vivado 执行综合、实现或生成比特流。使用前必须先询问用户芯片型号等必要参数。",
   "parameters": {
     "command": "命令类型（synthesis/implementation/bitstream）",
     "topModule": "顶层模块名",
     "files": "输入文件列表",
+    "part": "FPGA 芯片型号（必须从用户获取）",
     "constraints": "约束文件路径（可选）"
   }
 }
 ```
 
-#### 3.6.2 调用示例
+#### 3.6.2 后端交互流程
+
+**关键点**：后端必须先收集必要参数，再调用工具
+
+1. **用户发起请求**："打开 Vivado" 或 "用 Vivado 综合"
+2. **后端识别意图**：需要调用 runVivado 工具
+3. **后端询问参数**：
+   - FPGA 芯片型号（必须）
+   - 约束文件（可选）
+   - 确认顶层模块名
+4. **用户提供参数**
+5. **后端调用工具**：传递完整参数给前端
+6. **前端执行**：VivadoRunner 执行命令
+7. **返回结果**：后端接收结果并展示给用户
+
+#### 3.6.3 调用示例（完整交互）
 
 ```
 用户：帮我用 Vivado 综合一下 counter.v
-AI：好的，我将使用 Vivado 进行综合。
+
+AI：好的，我将使用 Vivado 进行综合。请提供以下信息：
+    1. FPGA 芯片型号（例如：xc7a35tcpg236-1）
+    2. 是否有约束文件（.xdc）？
+
+用户：xc7a35tcpg236-1，没有约束文件
+
+AI：收到，开始综合...
     [调用工具] runVivado
     参数：
     - command: synthesis
     - topModule: counter
     - files: ["counter.v"]
-    - constraints: "constraints.xdc"
+    - part: "xc7a35tcpg236-1"
 
     [执行中...]
     Vivado 综合完成！
+    - 芯片型号：xc7a35tcpg236-1
     - 执行时间：45 秒
     - 资源使用：LUT: 32/20800 (0.15%), FF: 8/41600 (0.02%)
     - 产出文件：counter_synth.dcp, utilization_synth.rpt
-    - 已自动导入到：vivado_project/output/
+    - 已自动导入到：vivado_output/
 ```
 
 ## 4. 用户场景