From 77a89847cb48f8f1410e3a58f215968345b02279 Mon Sep 17 00:00:00 2001 From: Roe-xin Date: Tue, 13 Jan 2026 23:17:26 +0800 Subject: [PATCH] =?UTF-8?q?feat:=E4=BF=AE=E6=94=B9README?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- README.md | 18 ------------------ 1 file changed, 18 deletions(-) diff --git a/README.md b/README.md index 1e1b27d..3fd356d 100644 --- a/README.md +++ b/README.md @@ -8,40 +8,22 @@ **无需**输入完整需求，放心交给智能体补充完善。 -![输入需求 对话补充需求 1](media/description/输入需求-对话补充需求-1.png) -![输入需求 对话补充需求 2](media/description/输入需求-对话补充需求-2.png) -![输入需求 对话补充需求 3](media/description/输入需求-对话补充需求-3.png) - ## Plan 模型下确认设计文档 **确定**好用户需求以及相关参数后，整理并输出一份 FPGA 开发**设计文档**。Plan 模式下用户可以**进一步**与 IC Coder 沟通需求，或**直接修改**设计文档。 -![Plan模型下确认设计文档 1](media/description/Plan模型下确认设计文档1.png) -![Plan模型下确认设计文档 2](media/description/Plan模型下确认设计文档2.png) - ## 自动搭建电路架构 根据需求自动搭建电路架构，并将电路信号关系结构化 -![自动搭建电路架构](media/description/自动搭建电路架构.png) - ## 自动仿真 自主搭建 Testbench 仿真平台，自动运行仿真生成波形 -![自动仿真 1](media/description/自动仿真1.png) -![自动仿真 2](media/description/自动仿真2.png) -![自动仿真 3](media/description/自动仿真3.png) - ## 实时跟随 实时展示全流程执行细节，与智能体协同随时反馈，让 AI 开发更清晰、高效 -![实时跟随 1](media/description/实时跟随1.png) -![实时跟随 2](media/description/实时跟随2.png) -![实时跟随 3](media/description/实时跟随3.png) -![实时跟随 4](media/description/实时跟随4.png) - ## VCD 波形解析 自动解析 VCD 波形文件，自动根据需求，检查是否存在逻辑错误